

Formation FPGA :

TP n°4 Partie 2 : Pilotage de LED et mémoire


Yassine Aouini

Objectifs du TP :

- Piloter une LED RGB avec des boutons
- Mettre en place une séquence de couleurs
- Manipuler des composants mémoire (FIFO)



Objectifs du TP :	1
Question 1 :	1
Question 2 :	1
Question 3 :	3
Question 4 :	3
Question 5 :	3
Question 6 :	4

Question 1 :



On reprend le schéma RTL du module LED Driver de la partie 1 auquel on ajoute une sortie end_cycle.

Question 2 :



Le mode First Word Fall Through permet d'obtenir le fonctionnement typique de la FIFO, à savoir que la première information qui est stockée en mémoire est la première information à sortir.

Pour un stockage de code couleur sur 2 bits, la taille choisie ci-dessus est suffisante.

Question 3 :

On modifie le fichier led_driver pour ajouter le traitement du signal end_cycle.

Le fichier top_led_driver de la partie 1 est remplacée par top_led_sequence afin de manipuler la FIFO dans le design.

Question 4 :



On observe que :

- La LED reste éteinte tant que la mémoire est vide.
- Le signal empty reste à 1 du reset initial jusqu'à la première écriture (wr_en)
- Un appui maintenu ne produit qu'une seule écriture.
- La dernière couleur est conservée lorsque la mémoire est vide.
- On a préservé la cadence de clignotement de led_union.

Question 5 :

On étudie deux rapports de synthèse, celui du design global et celui de la FIFO.

Report Cell Usage:

	Cell	Count
1	fifo_generator	1
2	BUFG	1
3	CARRY4	7
4	LUT1	1
5	LUT2	30
6	LUT3	5
7	LUT4	4
8	LUT5	2
9	LUT6	3
10	FDCE	32
11	IBUF	4
12	OBUF	3

Pour le design global, on retrouve les ressources utilisées pour la partie 1 du TP. On remarque l'ajout de LUT supplémentaires pour le traitement du signal end_cycle notamment.

La FIFO est vue comme un élément externe avec son propre rapport de synthèse :

Report Cell Usage:

	Cell	Count
1	LUT1	5
2	LUT2	3
3	LUT3	4
4	LUT4	10
5	LUT5	7
6	LUT6	1
7	RAM16X1D	2
8	FDRE	23
9	FDSE	9

On y retrouve les deux éléments RAM16X1D correspondant à nos 2x16bits de mémoire.

Question 6 :

Design Timing Summary

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 2,512 ns	Worst Hold Slack (WHS): 0,082 ns	Worst Pulse Width Slack (WPWS): 2,750 ns
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 101	Total Number of Endpoints: 101	Total Number of Endpoints: 69

All user specified timing constraints are met.

Les valeurs de TNS et de THS étant nulles, aucune contrainte de timing n'est violée.

Les marges positives en setup comme en hold nous indiquent que :

- La marge de setup de 3,363 ns garantit que la logique combinatoire s'établit largement avant le front d'horloge suivant.
- La marge de hold de 0,294 ns garantit que les données ne changent pas trop tôt après le front.

La marge de setup correspond à une fréquence maximale de fonctionnement de :

$$F_{\max} = 1 / (8,000 - 2,512) = 1 / 5,488 \text{ ns} \approx \mathbf{182,2 \text{ MHz}}$$

Le design pourrait donc fonctionner bien au-delà de la fréquence de 125 MHz imposée par la carte.

On observe également que la valeur obtenue est inférieure à la valeur de la partie 1, ce qui est logique puisque le design est plus complexe.

Site Type	Used	Fixed	Available	Util%
Slice LUTs	66	0	17600	0.38
LUT as Logic	64	0	17600	0.36
LUT as Memory	2	0	6000	0.03
LUT as Distributed RAM	2	0		
LUT as Shift Register	0	0		
Slice Registers	64	0	35200	0.18
Register as Flip Flop	64	0	35200	0.18
Register as Latch	0	0	35200	0.00
F7 Muxes	0	0	8800	0.00
F8 Muxes	0	0	4400	0.00

L'ajout de l'élément de mémoire a doublé le nombre de bascule nécessaire par rapport à la partie 1.

```

Max Delay Paths
-----
Slack (MET) :          2.512ns  (required time - arrival time)
  Source:          u_driver/u_counter/count_reg[15]/C
                  (rising edge-triggered cell FDCE clocked by sys_clk_pin  {rise@0.000ns fall@4.000ns period=8.000ns})
  Destination:     u_fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwss.wsts/ram_full_i_reg/D
                  (rising edge-triggered cell FDRE clocked by sys_clk_pin  {rise@0.000ns fall@4.000ns period=8.000ns})

```

Le chemin le plus contraint relie la sortie de la bascule `count_reg[15]`, située dans le compteur du `counter_unit`, à l'entrée du registre de génération du drapeau `full` à l'intérieur de la FIFO.

Différence notable avec la partie 1, où le chemin critique était contenu dans l'incrémenteur 28 bits.

Cette fois, le chemin critique représente la formation de la sortie `end_cycle`.

Question 7 :

Ce qu'on doit observer sur la vidéo de démonstration, c'est le déroulé de la séquence de couleurs sans appui sur le bouton, ce qui prouve que l'information a été stockée au préalable.